Auswahlleitfaden für die Rechenarchitektur hochwertiger Drohnen: Die technische Logik und Produktoptionen von Pure FPGA vs. MPSoC

Beim Design bordgestützter Rechenarchitekturen für hochwertige Drohnen ist „Pure FPGA oder MPSoC” eine unvermeidliche Kernfrage. Pure FPGA glänzt durch Hardware-Parallelismus und deterministische Latenz; MPSoC integriert CPU, Echtzeitkerne und programmierbare Logik auf einem einzigen Chip und balanciert Software-Flexibilität mit Hardware-Beschleunigung. Beide sind kein simpler Ersatz füreinander — sie korrespondieren grundlegend unterschiedlichen Aufgabenlast-Charakteristiken. Als ein technisches Team, das tief im FPGA-Feld verwurzelt ist, ordnet Duyuan Electronics auf Basis der Ingenieurpraxis der Produktlinien ZU19EG und VU13P die technische Logik dieser Auswahlfrage aus dem Wesen der Drohnen-Aufgabenlasten und zeigt Referenzlösungen für unterschiedliche Szenarien auf.

I. Die Heterogenität der Drohnen-Aufgabenlasten verstehen

Eine Drohne ist ein typisches Mehraufgaben-Echtzeitsystem, und ihre bordgestützten Rechenanforderungen lassen sich grob in vier Kategorien einteilen.

Echtzeit-Flugsteuerung ist die grundlegendste Schicht. Das IMU liefert Daten mit über 1 kHz; der Flugcontroller muss Lagesschätzung, EKF-Fusion, Lagemengen- und Winkelratenregelung abschließen und die ESC via PWM oder DShot aktualisieren. Der Zyklus der gesamten Kette liegt typischerweise unter 1 ms, und die Latenz-Jitter im Worst-Case müssen streng begrenzt sein.

KI-Autonomrechnung übernimmt Zielerkennung, visuelle Hindernisvermeidung, SLAM und Pfadplanung. Diese Aufgaben sind rechenintensiv, vertragen aber üblicherweise Latenzen im Bereich von einigen zehn Millisekunden.

Nutzlastverarbeitung zielt auf Video, Vermessung, Inspektion und andere Geschäftsdaten ab und strebt Durchsatz statt extremer Echtzeitperformance an.

Deterministische Signalverarbeitung umfasst Radar-Pulskompression, EW-Signalverarbeitung, Hochgeschwindigkeits-Sensorschnittstellen und Zeitsynchronisation. Ihr gemeinsames Merkmal ist der Abschluss innerhalb von Mikrosekunden mit extrem geringem Timing-Jitter.

Diese vier Lasttypen stellen höchst unterschiedliche Anforderungen an die Chip-Architektur — und genau darin liegt die Wurzel der Auswahldebatte.

II. Die Pure-FPGA-Lösung: Grenze und Wert der Deterministik

2.1 Wann Pure FPGA zu wählen ist

Der Kernwert von Pure FPGA ist Deterministik. Seine Logikschaltungen laufen in Hardware-Parallelismus; die Signalpfade sind nach Synthese und Place-and-Route festgelegt, ohne OS-Scheduling, Interrupt-Latenz oder Cache-Misses. Daher kann FPGA eine nanosekundengenaue, jitterfreie Reaktion liefern.

In der Radar-Signalverarbeitung müssen Algorithmen wie Matched Filtering, Pulskompression und FFT innerhalb jeder Pulspériode abgeschlossen sein — die Hardwarepipeline des FPGA garantiert Ergebnisse innerhalb einer deterministischen Zahl an Taktzyklen. Die elektronische Kriegsführung (EW) ist das repräsentativste High-End-Szenario für Pure FPGA. Lockheed Martin hat gemeinsam mit Altera auf Basis des Altera Agilex 9 Direct RF FPGA eine Gen12-EW-Transceiver-Flugdemonstration auf einer Group-2-Drohne realisiert und damit Detektion, Identifikation und Geolokalisierung realer Sender in unter 12 Monaten erreicht — unter Einhaltung von Größen-, Gewichts- und Leistungsbeschränkungen. Agilex 9 Direct RF unterstützt direkte RF-Abtastung und beseitigt den Schnittstellenengpass zwischen separatem RF-Frontend und digitaler Verarbeitungskette.

Auch miniaturisierte Radarsimulatoren setzen auf FPGA. Der P-Band-Radar-Ziel- und Störsimulator, entwickelt vom 27. Forschungsinstitut der China Electronics Technology Group Corporation (CETC), nutzt ein FPGA-Basisbandverarbeitungskonzept: Die gesamte Einheit wiegt unter 6 kg, verbraucht unter 130 W und kann Rauschstörung, Täuschungsstörung und dichte Falschzielsignale erzeugen. Für solche Anwendungen — hochgradig festliegende Algorithmen und extreme Latenzempfindlichkeit — ist Pure FPGA nahezu eine starre Wahl.

2.2 Engineering-Plattform für die Pure-FPGA-Lösung

Für Szenarien, die extreme Deterministik verlangen, wie Radar-Signalverarbeitung und elektronische Kriegsführung, hat Duyuan Electronics das VU13P-PCIe-Entwicklungsboard auf Basis des AMD Virtex UltraScale+ XCVU13P aufgebaut. Der XCVU13P stellt 1.728K Logikzellen, 3.456K Register und 12.288 DSP-Slices bereit, gefertigt im TSMC-16nm-FinFET+-Prozess. Das Board trägt 4 GB DDR4 (2400 MT/s, 64 Bit) mit einer theoretischen Bandbreite von rund 19,2 GB/s. Die PCIe-Gen3-x16-Goldfinger liefern etwa 15,75 GB/s pro Richtung und rund 31,5 GB/s bidirektionale theoretische Bandbreite.

Die FMC+-Schnittstelle bietet LA 34 Paare plus HA 24 Paare differentielle I/O sowie 16 Paare GTY-Hochgeschwindigkeits-Transceiver und bindet Hochgeschwindigkeits-ADC/DAC-Tochterkarten direkt an — mit Unterstützung von JESD204B und weiteren Schnittstellenprotokollen, geeignet für den Aufbau hochkanaliger RF-Signalverarbeitungssysteme. Der Logikressourcenumfang und die Hochgeschwindigkeitsschnittstellendichte des VU13P machen es zur idealen Plattform für Radar-Pulskompression, EW-Signalverarbeitung und mehrkanalige Hochgeschwindigkeitsdatenerfassung.

III. Die MPSoC-Lösung: Heterogene Integration und Software-/Hardware-Co-Design

3.1 Wann MPSoC zu wählen ist

Die Kernidee von MPSoC ist, mehrere Aufgabentypen mit einem Chip abzudecken. Am Beispiel des AMD Zynq UltraScale+ MPSoC: Es integriert Quad-Core-ARM-Cortex-A53-Anwendungsprozessoren, Dual-Core-Cortex-R5-Echtzeitprozessoren, FPGA-programmierbare Logik und DSP-Module, verbunden über bandbreitenstarke AXI-Busse.

Der Schlüsselvorteil dieser heterogenen Architektur ist Aufgabentrennung. Sicherheitskritische Echtzeit-Flugsteuerung kann auf Cortex-R5 mit FreeRTOS oder Bare-Metal-Programmen laufen und deterministische Steuerzyklen garantieren; KI-Inferenz und komplexe Algorithmen laufen auf Linux auf Cortex-A53 und genießen ein ausgereiftes Software-Ökosystem; die FPGA-Logik übernimmt Sensorschnittstellen, Datenvorverarbeitung und Hardware-Beschleunigung. Alle drei teilen sich On-Chip-Speicher und Hochgeschwindigkeitsbusse und vermeiden so den Chip-zu-Chip-Kommunikationsbandbreiten-Engpass und die Latenz klassischer „Host plus Koprozessor”-Architekturen.

Ein quantitativer Vergleich stammt aus Zynq UltraScale+ vs. NVIDIA Jetson TX2: Bei einer 1080p@30fps-Echtzeit-Semantiksegmentierung, überlagert mit einer PID-Regelschleife, erreichte die Zynq-Lösung 8 ms End-to-End-Latenz gegenüber 22 ms beim Jetson. Der entscheidende Unterschied liegt in der 32 GB/s-AXI-Busbandbreite zwischen PS und PL, die Sensordaten mit minimalem Verlust zwischen CPU und FPGA fließen lässt.

Zynq UltraScale+ MPSoC hat bereits ausgereifte Einsätze in der Drohnenflugsteuerung. Der Flug- und Videocontroller von Enclustra nutzt ein MPSoC der ZU-Serie für Positionsregelung und Flugbahntrajektorienverfolgung, mit über FPGA-Logik dynamisch rekonfigurierbaren Sensoren und Aktoren sowie einer dual-redundanten Flugsteuerungseinheit. DJIs Inspire 2 (erschienen 2016) nutzt im Bildgebungssystem CineCore 2.0 den Zynq XC7Z045 SoC für die Echtzeit-Videoverarbeitung mit 4K/60fps — eine frühe wegweisende Anwendung von Zynq in hochwertigen Drohnen.

3.2 Engineering-Plattform für die MPSoC-Lösung

Für integrierte Aufgabenrechenanforderungen hat Duyuan Electronics das ZU19EG-Entwicklungsboard auf Basis des Zynq-UltraScale+-MPSoC XCZU19EG aufgebaut. Das ZU19EG gehört zur EG-Familie des Zynq UltraScale+ MPSoC; sein definierendes Merkmal ist ein vollständiges Verarbeitungssystem plus großskalige programmierbare Logik, integriert auf einem einzigen Chip. Auf der PS-Seite: Quad-Core-ARM-Cortex-A53-Anwendungsprozessoren (bis zu 1,5 GHz), Dual-Core-Cortex-R5-Echtzeitprozessoren, ein Mali-400-GPU sowie Hochgeschwindigkeits-Peripherieschnittstellen wie DDR4-Controller, PCIe Gen3, USB 3.0 und Gigabit-Ethernet; auf der PL-Seite stehen rund 1.143K Logikzellen, 1.968 DSP-Slices, 70,6 MB RAM sowie zahlreiche GTH/GTY-Hochgeschwindigkeits-Transceiver zur Verfügung.

Diese Architektur im Sinne von „Software-/Hardware-Co-Design, dynamisch/static kombiniert” kann komplexe Betriebssysteme wie Linux ausführen und zugleich nanosekundengenaue deterministische Reaktion sowie hardwareebene Pipeline-Beschleunigung durch das PL erzielen. PS und PL kommunizieren über AXI-HP/ACP-Schnittstellen und ermöglichen eine Shared-Memory-Architektur sowie direkten Registerzugriff auf Hardwarebeschleuniger — ohne durch den PCIe-Protokollstack gehen zu müssen; typische Latenz lässt sich unter 500 ns steuern. Die Gesamtleistungsaufnahme des ZU19EG liegt bei rund 30 W, deutlich niedriger als die Kombination aus „FPGA-Board plus Industrie-PC”, was ihm in platzbeschränkten, kühlungslimitierten Embedded-Umgebungen einen deutlichen Vorteil verschafft.

IV. Vier Dimensionen der Auswahlentscheidung

Erstens, das Ausmaß der Latenzanforderungen. Wenn eine Aufgabe innerhalb von Mikrosekunden ohne Jitter abgeschlossen sein muss — wie Radar-Pulskompression, EW-Signalverarbeitung oder Hochgeschwindigkeitsmotorregelung — ist Pure FPGA die einzige Wahl. Liegt das Zeitfenster im Millisekundenbereich, sind die Echtzeitkerne des MPSoC plus FPGA-Beschleunigung voll leistungsfähig.

Zweitens, die Veränderlichkeit der Algorithmen. Szenarien, in denen Algorithmen einmal festgelegt selten wechseln, eignen sich für die Hardwarefixierung durch Pure FPGA. Szenarien, die häufige Algorithmus-Iteration und schnelle Validierung erfordern — wie Updates von KI-Objekterkennungsmodellen — favorisieren die Software-Flexibilität des MPSoC.

Drittens, die Systemintegrationsanforderungen. Wenn die Plattform strengen SWaP-Beschränkungen unterliegt, reduziert die MPSoC-Ein-Chip-Lösung Boardfläche und Leistung deutlich. Wenn mehrkanalige direkte RF-Abtastung oder ultraschnelle Datenerfassung nötig ist, kann Pure FPGA mit unabhängigem RF-Frontend geeigneter sein.

Viertens, funktionale Sicherheits- und Zertifizierungsanforderungen. Luftfahrtzugelassene Drohnen benötigen ggf. eine DO-254/DO-178C-Zertifizierung. Die heterogene Architektur des MPSoC unterstützt natürlicherweise Aufgabentrennung — das Auslagern sicherheitskritischer Funktionen auf einen dedizierten Echtzeitkern erleichtert die Zertifizierungskonformität. Das funktionale Sicherheitsdesign von Pure FPGA erfordert einen strengeren Hardwarevalidierungsprozess.

V. Empfohlene Modelle

MPSoC-Richtung

AMD Zynq UltraScale+ MPSoC (ZU-Serie) ist die ausgereifteste MPSoC-Wahl im Drohnenbereich. Das ZU5EV und ZU7EV integrieren Quad-Core-A53, Dual-Core-R5, Mali-400-GPU, H.264/H.265-Videocodecs und FPGA-Logik auf einem einzigen Board — geeignet als integrierte Aufgabenrechenplattform hochwertiger Drohnen. Das ZU19EG bietet höhere Logigdichte und mehr DSP-Ressourcen, geeignet für die gleichzeitige Bewältigung von Flugsteuerung, KI-Inferenz und Hochgeschwindigkeits-Sensorschnittstellen. Das ZU3EG passt besser zu leistungs- und größenempfindlichen Leichtlösungen und wurde in der Forschung als Bordcomputer von Indoor-Navigationsdrohnen eingesetzt.

AMD Versal AI Edge Gen 2 (2VE3858/2VM3858) stellt die nächste Generation der Entwicklungsrichtung dar. Es integriert Arm-Cortex-A78AE-Anwendungsprozessoren, Cortex-R52-Echtzeitprozessoren, Mali-G78AE-GPU, FPGA-Logik und einen KI-Inferenzbeschleuniger (AIE-ML v2) und liefert über 200k DMIPs Gesamt-Rechenleistung sowie die 2-fache KI-Inferenzleistung. New Wave Design hat das V3211-SoM-Modul auf Basis dieses Chips für Drohnen, Loiter-Munition und tragbare EW-Anwendungen auf den Markt gebracht — sein Kernwert ist Ein-Chip-Intelligenz: Vorverarbeitung, KI-Inferenz und Nachverarbeitung laufen alle auf einem Chip, was die Abhängigkeit von Mehr-Chip-Lösungen reduziert.

Microchip PolarFire SoC FPGA hat einzigartige Vorteile bei niedrigem Leistungsverbrauch und Deterministik. Seine deterministische Architektur gewährleistet die missionskritische Echtzeitausführung und liefert 6500 CoreMarks-Leistung bei nur rund 3 W — geeignet für leistungsempfindliche hochwertige Drohnen. Integrierte Krypto-Beschleunigungsmodule und die Designprinzipien Trusted Hardware passen zudem zu Szenarien mit strengen Anforderungen an Firmware-Integrität und Datensicherheit.

Pure-FPGA-Richtung

Altera Agilex 9 Direct RF-Serie ist die Flaggschiff-Wahl für EW- und Radar-Anwendungen. Bausteine wie das AGRW039 unterstützen direkte RF-Abtastraten bis zu 64 Gsps, integrieren Hochgeschwindigkeits-ADC/DAC und FPGA-Logik und machen das separate RF-Frontend überflüssig. Das SWIFT-Programm von Lockheed Martin hat seine Einsatzfähigkeit auf Group-2-Drohnen bewiesen.

AMD Virtex UltraScale+ VU13P/VU9P bieten extrem hohe Logigdichte und Hochgeschwindigkeitsschnittstellen. Das VU13P verfügt über Millionen Logikzellen, zahlreiche DSP-Slices und Hochgeschwindigkeits-GTY-Transceiver, geeignet für Radar-Pulskompression, EW-Signalverarbeitung und mehrkanalige Hochgeschwindigkeitsdatenerfassung. FMC+-Schnittstellen binden Hochgeschwindigkeits-ADC/DAC-Tochterkarten mit JESD204B und weiterer Protokollunterstützung an.

AMD Kintex UltraScale+ XQRKU060 repräsentiert die strahlengehärtete Richtung und unterstützt unbegrenzte Orbit-Rekonfiguration — geeignet für Drohnen oder Near-Space-Plattformen in strahlungsreichen Umgebungen.

VI. Typische Konfigurationslösungen auf Basis der Duyuan-Electronics-Plattform

Lösung 1: Integrierte Aufgabenrechenplattform (MPSoC-orientiert)

Mit dem ZU19EG-Entwicklungsboard als Kern: Auf der PS-Seite läuft Linux + PX4/ROS 2, die Cortex-R5-Kerne übernehmen die sicherheitskritische Lageregelung, und die PL-Seite realisiert Sensorvorverarbeitung und KI-Inferenzbeschleunigung. Geeignet für mittelgroße bis große Drohnen, die gleichzeitig Flugsteuerung, visuelle Navigation und Zielerkennung bewältigen. Duyuan Electronics bietet für diese Plattform eine ganzheitliche Full-Stack-FPGA-Lösung — von Hardware-Design, Logikentwicklung und IP-Kern-Anpassung bis zur Embedded-Software-Entwicklung — und hilft Teams, den gesamten Prozess von der Auswahlvalidierung bis zur Prototypenbereitstellung zügig abzuschließen.

Lösung 2: Dedizierte Signalverarbeitungsplattform (Pure FPGA)

Mit dem VU13P-Entwicklungsboard als Kern werden über FMC+-Schnittstellen Hochgeschwindigkeits-ADC/DAC-Tochterkarten angebunden, um ein Radar- oder EW-Signalverarbeitungssystem aufzubauen. Die 1.728K Logikzellen und 12.288 DSP-Slices des VU13P reichen aus, um Hardware-Pipelines für mehrkanalige Pulskompression, FFT und Matched Filtering zu realisieren. Geeignet für militärische oder spezielle Drohnenmissionen mit extremen deterministischen Latenzanforderungen.

Lösung 3: Heterogene Co-Design-Architektur (MPSoC + eigenständiges FPGA)

Das ZU19EG dient als Hauptsteuerungs-Rechenplattform und bindet das VU13P über PCIe Gen3 x16 oder Hochgeschwindigkeits-GTY-Links als dedizierten Koprozessor an. Das ZU19EG übernimmt Flugsteuerung, Missionsmanagement und System-Scheduling, während das VU13P die Echtzeit-Signalverarbeitung am Radar- oder EW-Frontend übernimmt. Diese Aufteilung kombiniert Software-Ökosystem mit Hardware-Deterministik — eine verbreitete Form heutiger höchstwertiger Drohnen-Rechenarchitekturen.

Fazit

Die Antwort auf „Pure FPGA oder MPSoC” liegt nicht darin, welcher Chip an sich besser ist, sondern in der Spannung zwischen den Deterministik-Anforderungen der Aufgabenlasten und der Veränderlichkeit der Algorithmen. Pure FPGA ist unersetzlich für mikrosekundengenaue Deterministik und dedizierte Signalverarbeitung; MPSoC hält die Vorteile bei Systemintegration, Software-Flexibilität und Mehraufgabentrennung. Das Design hochwertiger Drohnenarchitekturen besteht im Wesentlichen darin, jede Klasse von Rechenaufgaben auf die Hardware zu bringen, die ihr am besten entspricht: Echtzeit-Flugsteuerungsaufgaben laufen auf Cortex-R5-Kernen, KI-Inferenz läuft auf Cortex-A53 mit FPGA-Beschleunigung, und die Radar-Signalverarbeitung wird in reinen FPGA-Hardwarepipelines abgeschlossen.

Mit den Produktlinien ZU19EG und VU13P, die das gesamte technische Spektrum vom MPSoC bis zum Pure FPGA abdecken, bietet Duyuan Electronics gemeinsam mit seiner ganzheitlichen Full-Stack-FPGA-Lösung durchgängige Unterstützung — vom Chip bis zum System — für die Auswahlvalidierung und technische Umsetzung hochwertiger Drohnen-Rechenarchitekturen.