FMC-Mezzanine-Ökosystem: Analog- und Hochgeschwindigkeits-I/O mit VITA 57 erweitern
FPGA-Entwicklungsboards haben nie genug Schnittstellen: Sie brauchen einen Hochgeschwindigkeits-ADC, ein Glasfasermodul oder LVDS-Sensoren — und wollen nicht jedesmal das PCB neu entwerfen. FMC (FPGA Mezzanine Card, VITA 57 Standard) löst das: ein Trägerboard + ein Bibliothek standardisierter Mezzanine-Karten, Karte tauschen = Schnittstelle wechseln. Dieser Artikel erklärt LPC vs HPC, Pin-Budget und gängige Mezzanine-Konfigurationen.
1. Was ist FMC: Standardschnittstelle zwischen Träger und Mezzanine
FMC wurde 2008 vom VITA-Konsortium veröffentlicht (VITA 57). Die Kernidee:
- Trägerboard (Carrier): FPGA + DDR + PCIe-Kernressourcen, langfristig fest
- Mezzanine: ADC/DAC, Glasfaser, HDMI, LVDS-I/O-Module, nach Bedarf tauschbar
- Steckverbinder: Hochgeschwindigkeits-Board-to-Board-Steckverbinder für Signale, Takte und Stromversorgung
Ein Träger mit verschiedenen Mezzaninen wird zur Datenerfassungskarte, SDR-Plattform oder Videoverarbeitungsplatine — kein PCB-Redesign, keine erneute Validierung.
2. LPC vs HPC: Pin-Budget richtig wählen
FMC gibt es in zwei Größen, unterschieden nach Transceivern und Gesamt-I/O:
| Posten | FMC LPC (Low Pin Count) | FMC HPC (High Pin Count) |
|---|---|---|
| Hochgeschwindigkeits-Transceiver (GTP/GTX/GTH) | 2 Paare | 10 Paare (8~10 nutzbar) |
| Single-Ended-I/O-Pins | ≤ 34 Paare | ≤ 80 Paare |
| Differenzielle I/O-Pins | ≤ 17 Paare | ≤ 40 Paare |
| Gesamt-I/O | ≈ 68 | ≈ 160 |
| Taktpaare | 1 Paar | 2 Paare |
| Anwendungsfälle | Langsamer ADC, LVDS-Sensoren, einfache Erweiterung | Hochgeschwindigkeits-ADC/DAC, Glasfaser, mehrkanalige Hochgeschwindigkeits-I/O |
Regel: zuerst Transceiver zählen
Wenn Ihr Mezzanine mehr als 2 Transceiverpaare benötigt (z.B. 4-Kanal-1Gsps-ADC, QSFP-Glasfasermodul), wählen Sie HPC. LPC hat nur 2 Transceiver — ein Hochgeschwindigkeits-Mezzanine läuft nicht auf Nenndrehzahl.
Duyuan-Trägerboards:
- DUF7690T: Dual-FMC-HPC (2×10 Transceiverpaare) — mehrkanalige Hochgeschwindigkeits-Mezzanine
- DUK7325T: Einzel-FMC-HPC — preisgünstige Wahl
- PBC7K325G: Einzel-FMC-LPC — Einstiegserweiterung
3. Wie FMC-Pins organisiert sind
Die Pins des FMC-Steckverbinders sind im VITA-57-Standard definiert:
| Pintyp | Anzahl (HPC) | Zweck |
|---|---|---|
| GTX/GTH-Transceiverpaare | 10 Paare | Hochgeschwindigkeits-Serial: JESD204B-ADC, Glasfaser, PCIe-Uplink |
| Differenzielle Taktpaare (CLK0/CLK1) | 2 Paare | Abtasttakt vom Mezzanine zum FPGA |
| Single-Ended-I/O (LA-Gruppe) | ≤ 80 | Steuerung, Trigger, langsame LVDS |
| Systemsignale | Fest | PRSNT, SPI, I2C, UART, Power-Enable |
| Strompins | Fest | +12V, +3.3V, +VADJ (einstellbare I/O-Spannung) |
Warum +VADJ wichtig ist
+VADJ versorgt die Mezzanine-I/O — Träger und Mezzanine müssen übereinstimmen:
- LVDS typisch 2,5V / 1,8V
- LVCMOS 3,3V / 1,8V / 1,5V
- Einige Hochgeschwindigkeits-ADC-Mezzanine brauchen 1,8V oder 1,5V
Das +VADJ des Trägers ist über Power-ICs programmierbar. Prüfen Sie immer das Datenblatt des Mezzanine vor dem Einschalten — falsche Spannung beschädigt die I/O.
4. Gängige FMC-Mezzanine-Konfigurationen
1. Hochgeschwindigkeits-ADC-Mezzanine (JESD204B)
Typisch: 4-Kanal-14-Bit-250MS/s-ADC über JESD204B.
- Benötigte Transceiverpaare: 4~8 (1~2 pro Kanal) → HPC erforderlich
- Takt: Mezzanine liefert Abtasttakt über CLK0 zum FPGA
- Kombination mit DUF7690T: Dual-HPC erlaubt zwei ADC-Mezzanine für 8-Kanal-Erfassung
2. Glasfaser-Mezzanine (SFP+/QSFP)
Typisch: 4× SFP+ 10G-Optik-Transceiver.
- Benötigte Transceiverpaare: 4 Paare → HPC minimum
- Takt: Träger liefert recovered Clock oder externen Takt-Eingang des Mezzanine
- Kombination mit XCKU15P: HPC + UltraScale+-Transceiver, läuft 10G/25G ohne Probleme
3. Video-I/O-Mezzanine (HDMI/SDI)
Typisch: 4× HDMI-Eingang + 2× HDMI-Ausgang.
- Benötigte Transceiverpaare: 0~2 (Video läuft parallel/LVDS, nicht GTX)
- Single-Ended-I/O: ~40~60 → HPC oder LPC beide möglich
- Kombination mit DUK7410T: LPC ausreichend, spart Kosten
5. Drei FMC-Fallstricke
Fallstrick 1: LPC kann Hochgeschwindigkeits-Mezzanine nicht voll betreiben
LPC hat nur 2 GTX-Paare. Ein 4-Kanal-JESD204B-ADC-Mezzanine auf LPC nutzt nur die Hälfte der Kanäle. Zählen Sie die Transceiverpaare vor dem Kauf.
Fallstrick 2: +VADJ-Spannungsfehlanpassung
Mezzanine benötigt 1,8V, Träger ist standardmäßig auf 2,5V eingestellt — I/O wird beim Einschalten beschädigt. Prüfen Sie immer die +VADJ-Anforderung des Mezzanine.
Fallstrick 3: Falsche Taktführung
JESD204B-Mezzanine benötigen einen dedizierten Device Clock und recovered Clock. CLK0/CLK1-Pins müssen zu MRCC/SRCC-Global-Takt-Eingängen des FPGA führen. Schlechte Pin-Planung zur Designzeit = später nicht reparierbar.
Der Wert von FMC ist nicht „ein weiterer Port”, sondern „ein Träger wiederverwendet für jedes Szenario”. LPC vs HPC richtig machen, +VADJ richtig machen, Transceiver richtig machen — dann liefert das FMC-Ökosystem wirklich.
>
— Duyuan Engineering Team
