FPGA-Board Leistungsbudget und Mehr-Schienen-Design: DC-DC, LDO und wie man Leistung berechnet
Eine Kintex-7-Klasse FPGA-Platine braucht typischerweise 5–8 verschiedene Spannungsschienen, von 1,0 V Core bis 3,3 V I/O, Ströme von einigen hundert mA bis über zehn Ampere. Viele Ingenieure kaufen ein FPGA-Board, schließen 5 V an und laufen lassen — nur um festzustellen, dass die Platine zu heiß zum Anfassen ist oder der ADC voller Spuren ist. Dieser Artikel durchgeht Leistungsbudget, DC-DC vs. LDO-Auswahl und Mehr-Schienen-Design.
1. Warum die Stromversorgung von FPGA-Boards so komplex ist
FPGAs sind nicht wie Mikrocontroller — man kann sie nicht mit einer einzigen 3,3 V-Schiene versorgen. Moderne FPGAs brauchen mindestens: Core-Spannung (Vccint, typisch 0,9–1,0 V), Hilfsspannung (Vccaux, 1,8 V), I/O-Spannung (Vcco, 1,2/1,8/2,5/3,3 V je nach Bank) und Transceiver-Spannung (MGTAVTT/MGTAVCC, 0,9–1,2 V). Dazu kommt DDR-Speicher mit 1,2 V Vdd und 0,6 V Vtt, Konfigurations-Flash bei 3,3 V und PHY-Chips bei 1,0 V oder 1,8 V.
Eine typische Kintex-7-Klasse Core-Board braucht 6–8 Schienen nur für den FPGA selbst; addiert man DDR, PMIC-eigene Versorgung und Mezzanin-Ausgänge bei 12 V/5 V, kann das Board insgesamt 10+ Schienen brauchen. Stromversorgung ist nicht “nimm einen LDO und los” — man berechnet zuerst, wie viel Strom jede Schiene braucht, ob DC-DC oder LDO, und wie viel Ripple und Wirkungsgrad nötig sind.
2. Schritt 1: Leistungsbudget berechnen
Das Leistungsbudget hat drei Teile: FPGA selbst, Peripherie und Mezzanin/externe Lasten.
FPGA-Leistung = statisch + dynamisch. Die statische Leistung steht im Datenblatt, typisch ein paar Watt; dynamische Leistung = interne Kapazität × Spannung² × Toggle-Rate × Frequenz. Man muss das nicht von Hand rechnen — man nimmt den Leistungsrechner des Herstellers (Xilinx XPE, Fudan Micro PSM). Faustregel:
| FPGA-Klasse | Typische Leistung | Spitzenleistung |
|---|---|---|
| Kintex-7-Klasse (PBC7K325G) | 5–8 W | 12 W |
| Zynq-7020-Klasse (PBC7Z020G) | 6–10 W | 15 W |
| Kintex-7 mit FMC (DUK7325T) | 10–15 W | 25 W |
Peripherie-Leistung: jedes DDR3-DIMM etwa 0,5–1 W, zwei Riegel = 1–2 W; Gigabit-PHY etwa 0,5–1 W; Ethernet-Übertrager und Schnittstellenschaltung etwa 0,2 W.
Mezzanin/externe Lasten: FMC-Mezzanine können 12 V/1 A (12 W) oder 3,3 V/2 A (6,6 W) brauchen; USB, SD-Karte, Lüfter je 0,1–0,5 W.
Gesamtbudget = FPGA + Peripherie + Mezzanin, dann mit 1,5× Aufschlag. Ein DUK7325T mit FMC-ADC-Mezzanin kann insgesamt 20–30 W ziehen; bei einem 12 V/2 A-Netzteil (24 W) hat man keine Reserve.
3. DC-DC oder LDO: pro Schiene entscheiden
Die Kernentscheidung im Mehr-Schienen-Design: Schaltregler (DC-DC) oder Linearregler (LDO) pro Schiene.
| Vergleich | DC-DC (Schaltregler) | LDO (Linearregler) |
|---|---|---|
| Wirkungsgrad | 85–95 % | 30–60 % (schlechter bei großem Dropout) |
| Ausgangsrippel | 20–50 mVpp | < 1 mVpp |
| Max. Strom | 1–20 A | 1–3 A |
| Wärme | Gut (hoher Wirkungsgrad) | Schlecht (Dropout × Strom wird Wärme) |
| Kosten | Hoch (Drossel + MOSFETs) | Niedrig (ein Chip) |
| Bester Einsatzzweck | Hoher Strom, Core-Spannung | Niedriger Strom, rauschanfällig (PLL, Analog-ADC) |
Faustregeln:
- FPGA-Core-Spannung (1,0 V/zehn Ampere): muss DC-DC sein; LDO-Wirkungsgrad wäre unbrauchbar.
- MGT-Transceiver-Spannung (1,0 V/paar Ampere): DC-DC, aber mit LC-Filter, um Ripple unter 10 mV zu drücken.
- PLL-Analogversorgung, ADC-Referenz: LDO; Ripple wirkt direkt auf Jitter und SNR.
- 3,3 V I/O, Flash-Versorgung: geringer Strom, LDO oder kleiner DC-DC geht.
4. Typisches Mehr-Schienen-Stromschema
Ein typisches Kintex-7-Klasse Dev-Board-Stromschema:
12 V Eingang
├── DC-DC 1,0 V/15 A → FPGA Vccint (Core)
├── DC-DC 1,8 V/3 A → Vccaux + MGTAVCC
├── DC-DC 1,2 V/5 A → DDR3 Vdd
│ └── LDO 0,6 V/2 A → DDR3 Vtt
├── DC-DC 3,3 V/3 A → Vcco Bank0/14 + Flash
├── LDO 2,5 V/1 A → Vcco Bank15 (parallele ADC-Schnittstelle)
├── LDO 1,8 V/0,5 A → PLL-Analogversorgung
└── DC-DC 12 V/2 A → FMC-Mezzanin externe Versorgung
Diese Architektur hat 4 DC-DC-Schienen und 3 LDO-Schienen. Designpunkte:
- Hochstrompfade müssen kurz und breit sein: 1,0 V/15 A Kupfer mindestens 2 mm breit, kurze Wege, mehrere Vias.
- LDOs nahe am Verbraucher platzieren: PLL-Analog-LDO muss neben dem FPGA sein, nicht am Board-Rand.
- Filterkondensatoren auf jeder Schiene: DC-DC-Ausgang: 22 µF Elektrolyt + 0,1 µF Keramik; LDO-Ausgang: 10 µF + 0,1 µF.
- Hochlauf-Sequenz: FPGAs verlangen Core-Spannung zuerst, dann I/O und Hilfspannung; nutze PMIC oder Sequencing-IC.
5. Drei häufige Fallstricke
- Nur FPGA-Leistung berechnen, Mezzanin vergessen: FMC-Mezzanine können selbst 10 W brauchen; das gehört ins Board-Budget.
- Ripple nicht ausreichend unterdrückt: MGT-Versorgungsrippel schließt das Auge; ADC-Analog-Ripple senkt den SNR um mehrere dB.
- Wärme vergessen: Ein LDO bei 3,3 V→1,8 V, 1 A dissipiert 1,5 V × 1 A = 1,5 W als Wärme; wenn das PCB-Kupfer nicht reicht, geht der LDO in thermischen Schutz.
6. Stromdesign auf drei Duyuan-Boards
| Board | Eingangsspannung | Schienen | Typische Leistung | Stromarchitektur |
|---|---|---|---|---|
| PBC7K325G Core-Board | 5 V | 4 Schienen | 5–8 W | On-Board DC-DC + LDO |
| PBC7Z020G Core-Board | 5 V | 5 Schienen | 6–10 W | On-Board DC-DC + LDO |
| DUK7325T Dev-Board | 12 V | 8 Schienen | 10–15 W (Leerlauf) | Multi DC-DC + LDO, FMC-Externversorgung |
Alle drei Boards haben das Stromschema schon designed: Core-Spannung nutzt Hochstrom-DC-DC, Analog und PLL nutzen LDO, FMC-Mezzanin-Versorgung nutzt einen eigenen DC-DC. Anwender brauchen nur 5 V oder 12 V anzuschließen — kein Stromschema-Neudesign nötig.
7. Checkliste Stromdesign
- Lauf den Hersteller-Leistungsrechner; nicht schätzen.
- Jeden Schienenstrom berechnen; 30 % Reserve auf DC-DC-Nennstrom lassen.
- Hochstromschienen mit DC-DC, rauschanfällige Schienen mit LDO.
- Hochlauf-Sequenz nach FPGA-Vorgabe; I/O nicht vor Core hochfahren.
- Filterkondensatoren auf jeder Schiene; LDOs nahe am Verbraucher.
- Wärme berechnen: LDO-Dropout × Strom ist die abzuführende Wärme.
FPGA-Board-Strom ist nicht “5 V anschließen und laufen”. Berechne das Leistungsbudget, wähle das richtige DC-DC/LDO und unterdrücke Ripple genug — dann läuft das Board bei voller Leistung. Strom falsch gemacht, und selbst der beste FPGA kann nicht performen.
